vhdl源程序文件名？

QUARTUSII（我用的）中一般情況下，用到的文件擴(kuò)展名：.vhd：VHDL源代碼文件.bsf：符號(hào)圖文件.bdf：頂層原理圖文件.mif：存儲(chǔ)器初始化文件.qpf：工程文件全部文件擴(kuò)展名在軟件的幫助文檔中有，你可以查一下。

quartusII怎么添加子模塊？

你用的什么編輯器。原理圖直接接線就行了澀。HDL語言的話可以生成模塊，然后原理圖調(diào)用。或者直接用元件例化！設(shè)置頂層模塊調(diào)用啊

quartus怎么修改總線名字？

Quartus繪制gdf原理圖時(shí)，可以雙擊之前的總線名稱，使之反白就可以進(jìn)行修改了，輸入的規(guī)則是總線字符后面的方括號(hào)中高位序號(hào)在前，例如Data[7..0]，注意，這里有兩個(gè)點(diǎn)。

編輯VHDL或AHDL文本文件時(shí)，總線名稱可以在port程序段直接鍵入修改，書寫規(guī)則是總線必須有vector屬性，例如Data：inoutstd_logic_vector（7downto0）。

quartus頂層模塊如何調(diào)用子模塊？

常見的有兩種方法，（1）用代碼調(diào)用模塊：引用時(shí)用“.”符號(hào)，標(biāo)明原模塊定義時(shí)規(guī)定的端口名：Designu_2(.(端口1(u_1的端口1),.(端口2(u_1的端口2),.(端口3(u_1的端口3),……)

;（2）將新建的原理圖設(shè)計(jì)文件作為頂層文件，然后將數(shù)字設(shè)計(jì)的子模塊生成模塊電路（選擇File菜單下的Create/Uupdata子菜單下的CreateSymbolFileforCurrentFile即可。），然后進(jìn)行連線，添加端口，就可以用了

labview跟FPGA的關(guān)系？

　　labview與FPGA的關(guān)系：　　Labview是美國(guó)國(guó)家儀器公司(NI)開發(fā)的編程軟件,主要應(yīng)用在開發(fā)測(cè)量與儀器控制領(lǐng)域上應(yīng)用程序的,不是專門用來開發(fā)FPGA的,當(dāng)然現(xiàn)在的Labview也有FPGA開發(fā)模塊,不過貌似只能開發(fā)他們本公司生產(chǎn)的FPGA產(chǎn)品,不好用,而且貌似沒什么人用　　quartus是專業(yè)的FPGA開發(fā)軟件,Altera公司,支持VHDL,VerlogHDL等語言,也支持原理圖輸入的開發(fā)形式,由于是Altera的軟件所以也會(huì)支持他自己的AHDL語言,你要是用的Altera公司的FPGA可以用Quartus開發(fā),要是Xilinx公司的FPGA,可以用Ise來開發(fā)。